以前数十年来，甚C式带为了扩增芯片的用最晶体管数目以推升运算效力，半导体制作技术已经从1971年10,重大装000nm制程后退至2022年3nm制程，逐渐迫近当初已经知的清晰物理极限，但随着家养智能、半导AIGC等相关运用高速睁开，体封配置装备部署端对于中间芯片的甚C式带效力需要将越来越高; 在制程技术提升可能蒙受瓶颈，可是用最运算资源需要不断走高的情景下
，透过先进封装技术提升芯片之晶体管数目就显患上格外紧张。重大装

本文援用地址 ：

这两年“先进封装”被聊患上良多 ，清晰“封装”约莫可能类比为对于电子芯片的半导呵护壳，呵护电路芯片免受外界情景的体封不良影响。尽管芯片封装还波及到牢靠、甚C式带散热增强，用最以及与外界的重大装电气、信号互连等下场
，而“先进封装”的中间还在“先进”二字上，次若是针对于 7nm 如下晶圆的封装技术; 可是 ，家养智能浪潮下，建议AI效率器需要妨碍，也建议英伟达GPU图形芯片需要，而GPU的CoWoS先进封装产能求过于供
，那事实甚么是CoWoS ？

CoWoS 是一种 2.5D、3D 的封装技术，可能分成“CoW”以及“WoS”来看。“CoW（Chip-on-Wafer）”是芯片重叠; “WoS（Wafer-on-Substrate）”则是将芯片重叠在基板上。CoWoS 便是把芯片重叠起来 ，再封装于基板上，最终组成 2.5D
、3D 的型态 ，可能削减芯片的空间 ，同时还削减功耗以及老本
。下图为CoWoS封装展现图，将逻辑芯片及HBM（高带宽存储器）先衔接于中介板上，透过中介板内重大金属线来整合摆布差距芯片的电子讯号，同时经由“硅穿孔（TSV）”技术来坚持下方基板，最终透过金属球衔接至外部电路。

而2.5D与3D封装技术则是差距在重叠方式。2.5D 封装是指将芯片重叠于中间层之上或者透过硅桥坚持芯片
，以水平重叠的方式，主要运用于拼接逻辑运算芯片以及高带宽存储器; 3D 封装则是垂直重叠芯片的技术，主要面向高效力逻辑芯片 、SoC 制作。

03先进封装不在封装厂实现？

说到先进封装 ，首先想到的会是台积电而非传统封测大厂
，由于先进封装已经面临到 7nm 如下，而传统封装厂研发速率已经无奈跟进晶圆制程的脚步，其中 CoWoS 中的 CoW 部份过于详尽，只能由台积电制作，以是才会哺育这番天气。同时 ，台积电具备良多全天下的高端客户 ，为此“一条龙”的效率更能同时坚持制程与封装部份的良率，未来面临高阶客户的交付使命也将加倍极致。

04CoWoS的运用睁开

高端芯片走向多个小芯片 、内存，重叠成为确定睁开趋向 ，CoWoS 封装技术运用的规模普遍，搜罗高效力运算 HPC 、AI 家养智能 、数据中间、5G 
、物联网
、车用电子等等，可能说在未来的各大趋向，CoWoS 封装技术会饰演着至关紧张的位置。

以前的芯片效力都仰赖半导体制程的改善而提升，但随着元件尺寸越来越挨近物理极限 ，芯片微缩难度越来越高 ，要坚持小体积 、高效力的芯片妄想，半导体财富不光不断睁开先进制程，同时也朝芯片架构入手改善，让芯片从原本的单层，转向多层重叠。也因如斯，先进封装也成为不断摩尔定律的关键推手之一，在半导体财富中引领浪潮。